|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑 1 l( i$ `' t# s( h, P$ ]- w
+ K0 t- X+ W* T2 [3 |. @
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线
5 Y+ I: D# @$ E- P$ B' F; A5 H' }+ F$ Q
PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。$ @$ Z( O. _3 G8 `
/ H1 i/ G1 q& k' Z
1、首先要为所有要画等长线的网络，放置上类- C! s2 K& M0 Z" O
% a" O4 O1 B& m- G6 Y
+ U' v# H# \ d, U) }0 ]& L# x% F/ F V
类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。
8 a/ `) [5 M* ^4 G% H, _' I8 G. {2 J9 F0 t
5 T2 i) j9 G, S6 D9 F6 i& o! Y4 ]6 p* Q% K3 r: v
* e- F( | X5 x
# ?" Y, L; r6 J0 O
: A) E7 V9 l9 m4 x) ]) {
|
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
