|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑
7 y) p4 {9 t* Y4 h; x1 u3 X: C) A2 T, q( l, W
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线% p& y; R7 m" q" G+ {" b% K
+ a7 g$ r& f& A) H1 h% @PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。4 c9 t% v- Z" u% p9 p2 H7 a
& D, t: v! f- J# s+ E5 ?
1、首先要为所有要画等长线的网络，放置上类9 [( W, Y2 [% C. }
) B( t% H! a! `) H
. U, ?1 k9 P& X) T
* h: Y8 S4 C1 \0 f; p+ z: z- @类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。' D7 B6 u% v$ Y" h
- W" {7 s: }9 R5 v4 g! a' `; U
0 Q: }3 j* v/ O/ ~, }; _6 R( I2 _) m/ e6 G+ y2 Z
- R+ _$ G8 W: B5 c, r' R
, p6 I6 I/ M7 W
! z' e* u2 K" x8 z3 M3 Y; v+ H0 c& I |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
% q* \1 f: O3 @2 N! [
