|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 mytomorrow 于 2019-9-23 09:48 编辑
3 Z; `; }: s K. C- z2 V1 w0 U" I# k+ b3 A% v/ ^* w
altium Designer18中如何对DDR3的数据和地址线进行等长线和蛇形走线
: U- G/ j$ k+ h8 B7 G) B% u6 y7 q+ p1 E6 A/ B
PCB布线中为了满足差分的需求需要布等长线，为了满足高速时序的需求需要布蛇形线，下面以布SDRAM的地址线为例来说一下布蛇形线的过程，等长线同理。% J6 k+ j7 |- b
4 s% e8 F; Q0 N9 d. L
1、首先要为所有要画等长线的网络，放置上类/ K( C; i3 w+ {1 d+ Q2 J% \2 G
& v2 U# X3 ?4 V5 `& T, ^3 e" B' C* d' {
2 T9 l& R, S: x" Y
' v6 _9 O$ j% i, ^$ Q类的属性，按Tab键进行设置。名字无所谓，只要“Value”相同就行。- d- C% y: g8 }8 r7 V- q1 Y
9 V7 j* N+ ~4 W% P$ Y% _0 d5 p! q- u
( Q* z& k+ h/ J" N, ~8 `# z
3 G' C$ m/ L2 {
+ M( b; M, ~0 b( O/ H
! G, y6 k! j4 n+ A0 o5 ~
9 P/ q* t6 S; g! U8 K r |
|
/1 
发表于 2019-9-23 09:37
收藏
淘帖
支持！
反对！
5 Y& W1 B5 `/ l( u
