基于FPGA的硬件排序系统设计

Allevi · 发表于 2019-9-19 09:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于FPGA的硬件排序系统设计

针对软件排序速度慢、排序数据量小以及占用CPU资源多等问题,设计了一种基于FPGA的硬件排序系统。排序过程采用DMA工作方式,不占用CPU资源;数据传输采用SISO(串行输入/串行输出)方式,减少FPGA内部布线资源,增强排序系统可靠性。利用ModelSIM仿真工具对硬件排序系统进行仿真验证,仿真结果表明,硬件排序系统可以有效提高排序效率以及降低CPU使用率。

游客，如果您要查看本帖隐藏内容请回复

kinidrily · 发表于 2019-10-11 20:50

谢谢分享

雷北城 · 发表于 2022-5-30 16:23

基于FPGA的硬件排序系统设计

帐号		自动登录	找回密码
密码			注册

基于FPGA的硬件排序系统设计

EDA365欢迎您登录！

推荐内容 /1