SDRAM的工作频率是可以编程吗？

hanicesnow

一个标称是166MHZ的SDRAM，如果控制器对SDRAM的时钟是可以编程的，
那这颗SDRAM是不是可以跑在0-166MHZ之间的任何一个频率（不考虑系统性能），请各位高手指点。
4 W5 c, ~9 ]* i; R附件中是DRAM控制器的描述。

ningyang

可以
不过这个通常是需要看MCU的手册的，按照MCU手册上面的关于MEM CLOCK这部分

! S: v( z: W" g4 \* @, ~" h通常在系统启动的时候进行寄存器部分的设置拿三星的2410来说
0 g" [, G! D9 Q  F   AREA    Init,CODE,READONLY
    ENTRY
    b   HandlerUndef    ;handler for Undefined mode
    b   HandlerSWI      ;handler for SWI interrupt
    b   HandlerPabort   ;handler for PAbort
    b   HandlerDabort   ;handler for DAbort
    b   .               ;reserved
+ b6 z* j  \- ]    b   HandlerIRQ      ;handler for IRQ interrupt
    b   HandlerFIQ      ;handler for FIQ interrupt
' t0 N* _7 ]( c$ z8 Z5 H初始化中断向量表。。。。
0 e& U8 s. W4 }1 P4 ]0 Y  @在初始化堆栈前必须做外部SDRAM内存的硬件初始化，这个时候就会根据硬件手册设置好相应的
3 z) O# b+ t  U; [....................
    ;Set memory control registers
! ~4 ^% p/ l; n# [/ ?, I1 k- ]4 B    ldr r0,=SMRDATA
, r1 ]/ O; H% ^  O" P    ldr r1,=BWSCON      ;BWSCON Address
    add r2, r0, #52     ;End address of SMRDATA
; P  u. T* V& b' l& ~.................
( F4 z2 y5 u  u6 [1 p4 |;@0x20
    b   EnterPWDN
; q" K- Z( H$ s7 H9 KSMRDATA DATA
; Memory configuration should be optimized for best performance
4 F3 ~5 B2 n: r; The following parameter is not optimized.                     
; Memory access cycle parameter strategy
: p# N/ D- _. _( S5 M; k1 N) B; 1) The memory settings is  safe parameters even at HCLK=75Mhz.
; 2) SDRAM refresh period is for HCLK=75Mhz.
2 S% I- k: U2 B
    DCD (0+(B1_BWSCON<<4)+(B2_BWSCON<<8)+(B3_BWSCON<<12)+(B4_BWSCON<<16)+(B5_BWSCON<<20)+(B6_BWSCON<<24)+(B7_BWSCON<<28))
* S" g; d- q+ E4 ^0 N" G* y    DCD ((B0_Tacs<<13)+(B0_Tcos<<11)+(B0_Tacc<<8)+(B0_Tcoh<<6)+(B0_Tah<<4)+(B0_Tacp<<2)+(B0_PMC))   ;GCS0
    DCD ((B1_Tacs<<13)+(B1_Tcos<<11)+(B1_Tacc<<8)+(B1_Tcoh<<6)+(B1_Tah<<4)+(B1_Tacp<<2)+(B1_PMC))   ;GCS1
7 D2 Q8 j" `" \% m, m# ~, K9 J9 d    DCD ((B2_Tacs<<13)+(B2_Tcos<<11)+(B2_Tacc<<8)+(B2_Tcoh<<6)+(B2_Tah<<4)+(B2_Tacp<<2)+(B2_PMC))   ;GCS2
9 y% I5 J5 ?' V4 w! k1 D! f: _    DCD ((B3_Tacs<<13)+(B3_Tcos<<11)+(B3_Tacc<<8)+(B3_Tcoh<<6)+(B3_Tah<<4)+(B3_Tacp<<2)+(B3_PMC))   ;GCS3
  J2 c+ c: o5 m9 }* z3 |8 j0 r% N    DCD ((B4_Tacs<<13)+(B4_Tcos<<11)+(B4_Tacc<<8)+(B4_Tcoh<<6)+(B4_Tah<<4)+(B4_Tacp<<2)+(B4_PMC))   ;GCS4
    DCD ((B5_Tacs<<13)+(B5_Tcos<<11)+(B5_Tacc<<8)+(B5_Tcoh<<6)+(B5_Tah<<4)+(B5_Tacp<<2)+(B5_PMC))   ;GCS5
    DCD ((B6_MT<<15)+(B6_Trcd<<2)+(B6_SCAN))    ;GCS6
    DCD ((B7_MT<<15)+(B7_Trcd<<2)+(B7_SCAN))    ;GCS7
& t7 ^( c5 \5 `5 }' \) z;   DCD ((REFEN<<23)+(TREFMD<<22)+(Trp<<20)+(Trc<<18)+(Tchr<<16)+REFCNT)    ;Tchr not used bit
    DCD ((REFEN<<23)+(TREFMD<<22)+(Trp<<20)+(Trc<<18)+REFCNT)      
/ O! ]* U! F: |
) u7 o8 q% c* w1 ]

8 s& o4 ^' U0 l/ r( x;   DCD 0x32            ;SCLK power saving mode, ARM core burst disable, BANKSIZE 128M/128M
    DCD 0xb2            ;SCLK power saving mode, ARM core burst enable , BANKSIZE 128M/128M - 11/29/2002
7 }+ B' ]1 [* a9 F. t* y8 S
    DCD 0x30            ;MRSR6 CL=3clk
; S$ }; \5 X- t- W& M    DCD 0x30            ;MRSR7
;   DCD 0x20            ;MRSR6 CL=2clk
;   DCD 0x20            ;MRSR7

ningyang

0 G& d* I5 L5 \( S5 f' z2 m! W: q
看一下这个吧呵呵，不同的MCU设置SDRAM寄存器的方式也不一样，（MCU的架构MCU的厂家不同都会有区别）
; t& F! A- ]4 G1 W0 K2 T9 @4 }之所以给你举2410的例子是应为有中文的文档！易于理解^_^

你自己看一下理解一下吧,我怕说多了有些乱。

liqiangln

最低频率通常有限制的，你看一下颗粒的datasheet,能查到的，一般不推荐低于多少。

hanicesnow

多谢两位，兄弟受益匪浅啊。我仔细看了下SDRAM的规格书，在时钟周期一栏，定义了最小时间，但是时钟的最大时间没有定义，也就是我没有找到最低频率。找了几个规格书都没有。
' w4 j6 I* t8 m- l" w请问高手，这个最低频率一般由什么决定的，
3 L6 E9 C0 X: d% l是系统性能吗？要求数据处理的快，那么SDRAM就工作频率就高。
还是有其它的东西限制着这个最低频率？

liqiangln

物理限制当然有一些的，如果你跑几K的速录，用个电容设计就可以，何必用MOS+电容的结构呢。
7 T$ }9 e8 n0 h5 s2 S
选RAM还不主要因为你软件的需求，要跑多快，多大带宽吗？如果DDR2 667能搞定，就不要用DDR2 800的颗粒。

ningyang

物理限制当然有一些的，如果你跑几K的速录，用个电容设计就可以，何必用MOS+电容的结构呢。

选RAM还不主要因为你软件的需求，要跑多快，多大带宽吗？如果DDR2 667能搞定，就不要用DDR2 800的颗粒。
4 }$ ?: c% S9 P. \$ ~$ fliqiangln 发表于 2009-7-8 12:44

hehe翻译一下，SDRAM都看最快能跑多少，没有人看最慢的呵呵，设计的时候如果用低速率的SDRAM还便宜能够满足系统设计的要求。为什么还要用速率高的。。。。。。

hanicesnow

. w6 n" S8 L( t0 k. p多谢两位，学习了。

ningyang

设计的时信号控制线上面加22欧的电阻试试。

buick9323

楼上的，貌似加电阻不会改变频率的哦。

ningyang

楼上的你没有看到他编辑了一次么？
他的问题最终是EMC问题，在内存旁边总有一个频场，我认为加电阻能够解决这个问题。

newzyf

学习！

zd200669

一般的SDRAM的时钟DDR1 有133 266 400
DDR2 533 667 800
/ ~8 _# {4 P. R6 I( ~$ O你要使用合适的频率就要更主频有很大关系的
- F& `: E' a6 T6 K如ARM中就必须是MPLL :HPLL 就要1：3 或这个1：2
这个要根据你的芯片的寄存器设置 不是想怎样改 就能改的

liuzhenyaEDA

:):):):)

zhousea

不错，学习了