8254的Verilog实现和FPGA验证

A-Lin

8254的Verilog实现和FPGA验证

; x  d" h$ h9 r2 n0 p
8 R( g; T3 V. ~# i7 d0 Y
% `# d0 S7 S* ^1 K# \& x; O用verilog硬件描述语言实现了定时/计数器8254的RTL模型,该模型与标准8254功能时序完全相同,可作为一个IP核嵌入SOC系统。在此基础上,提出了一种FPGA单模块验证方法——rom施加激励法,并在ALTEra Stratix EP1S80上予以实现,对上述8254IP核进行了全面的功能和时序验证。

游客，如果您要查看本帖隐藏内容请回复

yxlk

学习一下

chloe770

谢谢分享
7 d* R: [# O* `4 Y7 u& a0 b

hsmine

学习 学习