找回密码
 注册
关于网站域名变更的通知
查看: 254|回复: 1
打印 上一主题 下一主题

FPGA基础篇 —— 串口模块的学习(下)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-29 16:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
源码:tx_bps_module.v
tx_bps_module.v 是配置为 9600 bps 的波特率(20行),基本上和 rx_bps_module.v没有分别。但是有一点值得注意的是,它现在的工作是“定时发送”。然而有一点可能会使读者混乱 ...
我们知道 BPS_CLK 的产生是在“一位数据的中间”,如果这个模式在“定时采集”的作用上很容易理解,但是换做“定时发送”的模式又有什么不同呢?
游客,如果您要查看本帖隐藏内容请回复

3 V9 P: Z3 n8 d/ i& B
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 06:54 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表