找回密码
 注册
关于网站域名变更的通知
查看: 357|回复: 1
打印 上一主题 下一主题

FPGA-9-DFT之SCAN

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-26 16:46 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

引言

基于扫描路径法的可测性设计技术是可测性设计(DFT)技术的一个重要的方法,这种方法能够从芯片外部设定电路中各个触发器的状态,并通过简单的扫描链的设计,扫描观测触发器是否工作在正常状态,以此来检测电路的正确性。但随着数字电路朝着超大规模的方向发展,设计电路中使用的触发器的数目也日趋庞大,怎样采用合适的可测性设计策略,检测到更多的触发器,成为基于扫描路径法的一个关键问题。

游客,如果您要查看本帖隐藏内容请回复

2 F, U1 T$ N5 K

该用户从未签到

2#
发表于 2019-8-26 16:56 | 只看该作者
本帖最后由 artic 于 2019-8-26 17:38 编辑 $ q7 H& K1 V; C2 ^
" h! B8 l" `7 L3 ^2 c6 J! H
路过瞅瞅,哈哈
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 09:19 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表