当修改layout后如何体现ECO的作用

zihe

Power pcb 的菜单中在Tools下面有个compare/ECO tools,我知道这个对我们设计者来说很有用,
$ T1 K$ G0 e% I3 M5 D: h1.他可以直接在一个PCB文件里导入另外一个PCB文件,并且这个PCB文件内的布局以及网络连接都没有任何更改
) d% p2 Q; C6 x) w1 s) c2 `4 X: M2.可以关联原理图中的修改,更新当前PCB中的错误,或者增加网络线及更新封装
1 k( n' q2 H4 q以上两点我只知道能这么用,具体如何操作,关键在哪里,却不知道,希望高手解答下.
我一般在PCB里更新器件或者添加东西都是在ECO模式下直接添加的,如果要更改网络线也是通过手动删除和手动连的

zihe

怎么没人说说,给上上课啊

YYY

原帖由 zihe 于 2008-3-12 16:15 发表
: k2 E$ X1 l& |0 x- l) `怎么没人说说,给上上课啊

再等一等

libsuo

是通过更改原理图，然后ECO PCB来更新PCB的，这样可以时时保持原理图与PCB的同步，原理图不出错，PCB也不会有错
) R  |  O5 P( S" {: Y( y3 G' |步骤：1. 更新原理图，包括添加删除器件和布线，更改网络，改变封装等等操作
3 V& u* m1 E4 B  o. X& F+ L           2. 选择tools->PADS layout
           3. Document选项中选择关联的PCB文件，包括路径； Preferences选项中一定要选择上Compare PCB Decal Assignment, 在原理图中更新了元件封装后才会PCB中体现出来
           4. Design选项下点ECO to PCB
ok，要做的事情就完成了。

shandianleo

好象这个只能更新pads logic作的原理图导出来的pcb,其他的工具就不行吧.

心嫣

我用的时，ORCAD，可以先把原理图更新完成了，导出ASC文件，和旧板对比。倒出ECO文件。再把ECO文件倒进来。
; R0 f' B7 ?. v! \# }. J: C应该注意三个地方：

9 v4 t6 z. d$ q, C[ 本帖最后由 心嫣 于 2008-3-26 17:24 编辑 ]

心嫣

然后就可以在旧板上和ASC文件对比，导出ECO文件了。

mahui625

玩过这个，不错的。

donkeygl

我在eco模式下面添加了安装孔，怎样才保证这些安装孔不被更新掉？