RSCC的级联编码设计及其嵌入式FPGA实现

A-Lin

RSCC的级联编码设计及其嵌入式FPGA实现
8 T& M" [; J- Q

摘 要：分析了802．16e无线通信系统，针对设计过程中经常出现的数据信息不同步问题，提出了一种基于RS(64，48，8)+cc (2，l，7）+交织的级联编码设计方案。该方案利用功能模块化的设计理念，达到了在不增加译码复杂度的情况下实现有效而可 靠的通信．通过将各级编解码模块化，利用FPGA技术实现了整个级联纠错编译码系统．实验结果表明，模块化的FPGA嵌 入式设计不仅提高了系统的稳定性，还大大缩短了开发周期。

游客，如果您要查看本帖隐藏内容请回复

fanichicl

看看RSCC的级联编码设计及其嵌入式FPGA实现。