|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言
/ |7 s% I& }6 @
; Q% y* u9 E4 ~, J索性再破例一下，成个系列也行。$ ~1 j: U2 N0 J3 A7 e5 b
6 C6 f- t0 T, s7 X( A
内容组织; z& n- o! Z6 F) q6 I( m
4 }# C, M9 X; p1 a( S
1.建立工程 & u) W% ?. }7 Y, N6 K9 E( }
2.插入及配置核 % R( s n# n* w) x
2.1运行Synthesize ) \/ t5 m9 b/ w3 c+ Q
2.2新建cdc文件
' F0 r5 y! b; B5 R. \" Y) `2.3 ILA核的配置
+ l7 l/ i4 R; E6 ] Q+ J3 T3. Implement and generate programming file 5 T$ j! p" T4 W+ t: K
4.利用Analyzer观察信号波形
+ W. u# i5 V5 Q2 J6 [4.1连接器件
2 S) D/ @2 k% K4.2下载配置FPGA $ j; Y/ b- {. a( X
4.3载入信号端口名 6 `# R- F9 k) m# Y
4.4设置触发信号 ! w$ I3 u' \5 Z3 Q7 k" E& i3 c
4.5运行并观察信号波形
( X2 T( J6 T4 l8 p" n补充 * _' J& R1 c3 s7 v: @1 I
/ ]7 c, { v% N1 r& c) }- Y
6 @+ l/ s5 X& R l4 n: ~8 m9 p/ o7 v1. 建立工程ChipScope是配合Xilinx Ise使用的片内逻辑分析工具，使用的第一步是建立ise工程文件，详细步骤可参考ise使用说明。如果已有建好的ise工程，可跳过此步骤，打开已有工程即可。
) Z4 |- E/ n( X. C5 a建立工程时注意正确添加.v源文件和.ucf管脚配置文件。' k1 Y; k2 e4 o/ N1 ]5 ^" A
$ [' O' H: n9 Q/ L2. 插入及配置核- ~0 G4 s/ C* {6 ?0 }0 }
0 s7 C8 J9 @9 V. [% a$ d: U
: Z, i$ `; Z& q( r [
C% R# j! e, g! c l# X' x, i2 b \
9 B2 S% s2 f; t! k7 }" W
+ U2 ?+ }( [* K( L
* i0 H( T$ i R `0 Z |
|
/1 
发表于 2019-8-22 16:48
收藏
淘帖
支持！
反对！