FPGA中DDR的使用（一）—— PAL--DDR2---PAL（上）

mytomorrow

一、系统结构概述
  f/ W9 ?- a/ h
本文主要完成了FPGA对于图像PAL的采集，存储到DDR2，图像PAL输出的过程。
0 W$ p) V- W8 n$ `: `" r3 {8 l: B主要由以下几个模块构成：
1 PAL仿真数据
2 DDR2控制器
3 视频处理模块(包括输入和输出两个部分)
4 _* U: ?3 X+ o3 t* T4 显示模块

5 X  `9 n, F( ?. _二、PAL仿真数据产生

游客，如果您要查看本帖隐藏内容请回复

8 ]: w" K' T2 w% m8 F

kinidrily

学习永无止境