一种基于FPGA实现的垒数宰嵌捆弭

Taio

一种基于FPGA实现的垒数宰嵌捆弭

0 m( W  u9 V  w2 M' H6 @* I0 j" M
摘 要 ：锁 相环 被 广 泛应 用于 电 力 系统 的测 量 和控 制 中。介 绍 了一种 新 型 的基 于 比例 积 分控 制 逻 辑 的全 数 字锁 相 环 。通 过 对 其数 学模 型的 分析 ，阐述 了该 锁相 环 的 各 项性 能 指标 与设 计 参数 的 关 系 ，并 由此 提 出 了具 体 的 设计 方 法 ，同 时提 供 了一 个 基 于 MAX+PLUS I I软 件 和 FPGA 器件 完成 的设 计 实例 。仿 真和 实测 结果 表 明 了该 锁相 环 设 计方 法的 正确 性 和 易实现性 ，也 验证 了该 锁 相 环 的 良好 性 能 。

游客，如果您要查看本帖隐藏内容请回复

kinidrily

看一下

雷北城

一种基于FPGA实现的垒数宰嵌捆弭