2180| 15
|
用FPGA实现基于LUT(查找表)的DDS的设计(含matlab和verilog源码)(上) |
| ||
| ||
| ||
| ||
| ||
| ||
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-8-19 18:20 , Processed in 0.140625 second(s), 26 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050