基于FPGA的低通滤波器FIR设计（含matlab和FPGA verilog源码）（下）

pulbieup · 发表于 2019-8-19 14:50

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 pulbieup 于 2019-8-19 14:52 编辑

5 FPGA的fir设计
Fir滤波器verilog代码设计采取全并行模式。

游客，如果您要查看本帖隐藏内容请回复

wu68aq · 发表于 2019-8-19 18:04

学习一下，谢谢楼主分享。

雷北城 · 发表于 2021-5-12 15:07

谢谢分享，学习了！

dixon · 发表于 2021-5-27 10:26

谢谢分享！！！！

帐号		自动登录	找回密码
密码			注册

推荐内容 /1