Xilinx_FPGA配置的一些细节

A-Lin

! \# e  [( |' _
; G3 O4 R+ \4 ^/ b/ ]  L5 c- d) [Xilinx_FPGA配置的一些细节

4 S# y, L# J& M. V* r6 {9 u1 Xilinx配置过程
  C' F! q1 l3 Y! a6 |. E& y主要讲一下startup Sequence。
: V! y/ C4 M2 O" S  S' E' wStartup Sequence由8个状态组成.
: Q1 c. V+ i1 N  r3 n" s除了7是固定的之外，其它几个的顺序是用户可设置的，而且Wait for DCM和DCI是可选的。
' l: g$ ?6 C; N9 @: B其中默认顺序如下：
! N. Y# S  L1 c( l# B2 A这些在ISE生成bit文件时通过属性页设定。
7 `8 a! \6 Z! F这几个状态的具体含义如下：
release_DONE : DONE信号变高
. J% o, P" q/ _( VGWE : 使能CLB和IOB，FPGA的RAMs和FFs可以改变状态
2 [- `) E; N* X8 M) l  K4 z2 PGTS : 激活用户IO，之前都是高阻。
) E/ Z+ n) q& P- @3 v; s  Z

游客，如果您要查看本帖隐藏内容请回复

dqwuf2008

看看啊