请教大神一个铺铜皮的问题。

odayle

请教大神一个铺铜皮的问题，非常感谢！
2 p8 P! N* ]- k$ s- c之前看过一个帖子，RX线下方挖一层是为了降低寄生电容，可以在同等阻抗的情况下拓展线宽，降低插损。可是通常只挖0402期间下面的GDN，走线却不挖，走线也就是到BGA的线为什么不挖呢？

   

2 u+ P. V9 ?9 e- B9 x, i

Colbie

因为器件在高频电路中还有一个等效电路，而且这器件的面积相对PCB的走线要大。
寄生电容就是两个极板的面积成成比，两个极板的间距成反比，
这样在增加了面积后，而为了保证寄生电容不怎么变化，只有增大两个极板间的间距。

Allevi

我觉得是0402焊盘宽度比较宽，如果要做阻抗，就必须挖层才能满足阻抗。

Taio

线宽小的走线不要挖，这需要根据计算的，是的参考不挖的这层地的走线的阻抗需要满足50OHM。如果不挖能满足50OHM就不用挖。

sunygd

到芯片处走线下面挖了就要加宽走线来保证阻抗，你去BGA下面走那么宽试试？

odayle

谢谢大神。
! d% I, f: n4 W* x& T! B8 _

criterion

" D% \8 Y* D4 q2 `* j
RX线下方挖一层是为了降低寄生电容
=>  未必!!

) X7 C4 W, M% A4 c! k

在同样50奥姆阻抗下

走线挖空    反而有可能   让寄生电容变大

我们拿实际迭构来做计算

因为原本单位是um   转换成mil (1um = 0.03937mil)

所以才小数点后面一堆数字

$ S. i, b, V/ \, p

( y7 m! B2 K5 o5 F

; ]- a  i/ v, e; [: I7 H) m



& {( ]( b% N/ A
- I2 n! A* c6 \( m$ h7 Y, V

如果以L2为参考地   不挖空   50奥姆的线宽是3mil

* i$ l4 f. f7 ^) U* b! ]

9 l$ m: Q. x# x- H$ G

! H/ r$ t/ x0 R, P6 D* i
& Z7 h' i* S& L4 Y) U6 q8 U6 \
3 y0 C+ C$ F5 R  z3 d/ q8 j
5 T6 C/ `# `, a6 s9 I" a0 p+ \
- U' g" C& o, C

4 r0 Q& Y  ~7 O0 ~
( ?; }. q- H5 r7 s# D  ]# n  v




' X0 X* [* q! ]+ q$ q

如果以L3为参考地   挖空   50奥姆的线宽是9mil

  U7 ~  C, L" t

* {. e" ~- ?! M  P& v6 N
  D* E$ f6 W8 o4 H; [; Y9 {


. ]) D: h4 \, i  n4 d

根据电容公式:

# a: l6 E  w/ D( H. O
: J: V3 F) i* ~" H& f0 Z$ {3 I

如果要比谁的寄生电容大    介电常数就不用算了   因为两者的介电常数都一样

那就看谁的A/d比较大    对吧?

$ a+ D: |% P" d% z* ~( S

9 ]3 K' a: i* Q% S9 Q

5 m8 Z1 `- D2 c% b. j; Q! o



" u5 ^/ J9 L- M% w% C: |
  B2 d9 T$ J2 u/ b6 Q4 _

# b; ]% K: y# [

A是面积     等于W x L

两者的线长都一样     所以若要比谁的寄生电容大   

那就看谁的W/d比较大    对吧?

, B2 [( o) E. I

5 e) `+ z. U4 C

/ u2 p* s; u6 u, t0 h0 F" F

不挖空:  w/d = 3/1.83 = 1.64

挖空: w/d =9/4.8 = 1.875

1.875 > 1.64

所以   挖空的寄生效应    反而比较大    故得证

) d1 g9 @3 K3 e; f% J5 a1 i; S5 c3 k
# E3 x. ~3 Y# T$ i. V% n3 R- P

挖空是走线跟GND距离拉大没错    但你线宽也会拓宽啊

所以寄生效应  是变大还变小  要透过计算才知道

$ A: O. Q/ R! N8 Q$ J4 {
$ l. W. g- P% \( w