该用户从未签到
您需要 登录 才可以下载或查看,没有帐号?注册
问题描述: # B: x) u& }- ?& V6 E% v# b+ [6 R基于ADSP TS-201使用Visual DSP++5.0 开发的DSP软件(单核),每个4ms 周期都向FPGA固定地址的RAM(分乒乓两片)里写入数据,在一个周期起始处,FPGA进行一次乒乓切换,将上个4ms周期内DSP刚刚写入数据的RAM内容发出,同时将上上个周期DSP写入且已经完成发送的RAM切换给DSP供本周期写入。正常情况下,从数据上每个周期的数据内容都不同,但出现RAM数据反复在两帧之间交替的故障。
7 |, C8 O/ _' k4 A/ L, \
请帮忙分析一下故障发生的机理和是否有解决的办法
下载资料威望不够?点击查看获取威望的N种方法>>
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-24 23:49 , Processed in 0.140625 second(s), 23 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050