FPGA DDR3编译错误

uiabluqp

大家好，将原来的工程从ECP3迁移到ECP5上时编译到MAP这一步时出现以下步骤，请问怎么解决？

INFO: Tristate DDR latency_v2_u/u_ddr3_sdram_mem_top/U1_ddr3_v1/U1_ddr3_sdram_phy/U1_ddr3_dqs_io/u[0].bidi_dqs/U1_TSHX2DQA$r13 is replicated for latency_v2_u/u_ddr3_sdram_mem_top/U1_ddr3_v1/U1_ddr3_sdram_phy/U1_ddr3_data_io/u[2].bidi_cell/bidiInst0.

; W2 m, N3 g) e7 j5 H

ulppknot

检查一下是不是ECP3的DDR3 IP直接用在ECP5上面的，EPC3和ECP5的DDR3 IP是不一样的，需要重新新建ECP5的DDR3 IP并例化哦。