手机数字基带处理芯片中的静态时序分析

A-Lin

手机数字基带处理芯片中的静态时序分析

. r  Y; L5 [9 ~! S- @. T       1.引言

6 g  }, n5 @, p5 R3 X( ^　　随着深亚微米技术的发展，数字电路的规模已经发展到上百万门甚至上千万门。 工艺也从几十um提高到65nm甚至45nm。这样的电路规模做验证的时间在整个芯片的开 发周期所占的比例会越来越重。通常，在做验证的时候，我们都会采用动态验证的方 法。现在，用静态验证方法（STA Static Timing Analysis），不仅能够完成验证的 工作，而且还能大大节省验证所需要的时间。静态时序分析简称它提供了一种针对大 规模门级电路进行时序验证的有效方法。静态时序分析是相对于动态时序分析而言 的。动态时序分析时不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因 此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；而静态时序分析， 可以方便地显示出全部路径的时序关系，因此逐步成为集成电路设计签字认可的标准。
& g' l# x! F' |; }& S" l" J

游客，如果您要查看本帖隐藏内容请回复

relchhiclty

学习一下