找回密码
 注册
关于网站域名变更的通知
查看: 410|回复: 6
打印 上一主题 下一主题

FPGA不能正常检测出方波电平值怎么办?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-15 11:38 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
设计频率计,输入信号为100Hz,3.3Vpp方波。使用边沿检测(上升沿)对方波周期进行计数得出方波频率为99.9313Hz,基本符合要求。但是使用电平检测对方波某一周期占空比进行计算时,却发现FPGA并不能正常检测出方波电平值,然而程序已通过功能仿真,不知道是哪里配置错误呢?感谢!
  • TA的每日心情
    开心
    2019-11-19 15:19
  • 签到天数: 1 天

    [LV.1]初来乍到

    2#
    发表于 2019-8-15 18:42 | 只看该作者
    首先,没有电平检测这个概念,FPGA内部逻辑资源是触发器和LUT的组合,只有时序逻辑和组合逻辑的区分; 其次,你测占空比完全看以计数高电平的持续时间和低电平的持续时间; 最后,仿真只代表软件层次的思想实现,不代表硬件层次的实现。

    该用户从未签到

    3#
    发表于 2019-8-15 18:42 | 只看该作者
    代码都没有,别人怎么帮你分析? 万一是代码错误了呢?

    该用户从未签到

    4#
    发表于 2019-8-15 18:43 | 只看该作者
    假设这个是个理想方波2 T: \! i1 p9 v. z, v" F: }
    用这个直接做计数肯定没问题1 ]" P4 [0 S9 k( d+ \: p* F9 F
    但是你用别的时钟采样检测上升沿,肯定会采到边沿,肯定有亚稳态问题,想想办法把亚稳态解决了就ok了。

    该用户从未签到

    5#
    发表于 2019-8-15 18:43 | 只看该作者
    边沿检测和电平检测,代码上如何区别?

    该用户从未签到

    6#
    发表于 2019-8-15 18:44 | 只看该作者
    4 N. L, e0 w( \0 b$ t* l
    代码上怎么区别?+ T" Y" D4 n, ^( ?# m/ Q6 e
    边沿检测:
    9 R* \8 v3 |! L7 s; V/ ]* r* Aneg_edge = sig_delay & (!sig) ;
    $ E% w7 N( q9 E  u7 V2 ipos_edge = (!sig_delay) & (sig) ;
    , t3 Z3 |( o' S7 R3 w1 R8 ?$ r5 y" L) v% Q2 `5 [' u" l. H
    电平检测,那就得要做个计数器了,你要检测sig高电平,就是sig高电平时计数器累加1不就行了?# z+ l  c' K% u8 o0 a
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-12 16:44 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表