|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
在使用SDK 对ZYNQ-7000 Debug时,出现“FPGA configuration is not done on the target”的错误,原因是需要对ZYNQ的PL部分进行配置。Debug -> Debug Configurations & e2 C' l7 {; Q% K- g# \
; [+ H1 {5 S' q) a+ ~
. {5 I% q, N; B, |+ m
; U5 [* [# h3 q! Y3 `
3 S D) W& Y8 d8 L5 C; J3 e( O
, G# y8 s' t, o; ~; J Q7 J然后进行Debug,发现可以正常进行Debug。
# p8 d+ h5 F( \4 e: b- X
2 M$ p `0 A% f ]0 w! F% j# P5 k" V$ t; w, C. z
7 [2 u+ Z! s. ]
: c0 }" W5 p$ B: U v, h, P# ]
! R9 f. E f+ ]' T' z) [& r% B. `! [1 h/ I/ R9 b, I1 N h
( j; M4 ~" ` r, F" W8 v. |
6 i0 |* \1 K, ~5 I% F |
|