FPGA DDR3 Demo的自建仿真平台

ulppknot

自建仿真平台：

  g4 d# L& S- e( R& A; ]
1.写例化DDR3 IP核的顶层模块，将DDR3模块IP核例化一下。并且模板中的rst改成用系统的复位信号。时钟用系统的时钟信号。

- f5 _: ]2 b3 ~% }/ r: f$ F# P

游客，如果您要查看本帖隐藏内容请回复

$ }" C# V) T  Z4 p' v: a( t
6 N. j( Z5 c2 Q( ^
7 E+ ?; O/ [& l  b) S* Q

yxlk

谢了