FPGA重复配置和测试的实现

A-Lin

FPGA重复配置和测试的实现

) _5 t# ]) b0 U! c. J/ j: \  J从制造的角度来讲，FPGA测试是指对FPGA器件内部的逻辑块、可编程互联线、输入输出块等资源的 检测。完整的FPGA测试包括两步，一是配置FPGA、然后是测试FPGA，配置FPGA是指将FPGA通过 将配置数据下 载编程使其内部的待测资源连接成一定的结构，在尽可能少的配置次数下保证FPGA内部 资源的测试覆盖率，配置数据称为TC，配置FPGA的这部分时间在整 个测试流程占很大比例；测试 FPGA则是指对待测FPGA施加设计好的测试激励并回收激励，测试激励称为TS。 通常来说，要完成FPGA内部资源的完整测试需要针对不同的待测资源设计多种配置图形，多次下载到 FPGA，反复施加激励和回收测试响应，通过 对响应数据的分析来诊断故障。因此，用于FPGA测试的 仪器或系统的关键技术在于：如何加快单次配置的时间，以节省测试过程中的配置时间开销；如何实现 自 动重复配置和测试，将FPGA较快速度的在 线配置和快速测试结合起来。 由于一般的集成电路自动测试仪ATE为通用IC测试设计，但FPGA测 试有上述特殊性，在芯片功能测试 之前必须对其进行特定的配置，否则芯片是不具备内部电路结构的，内部资源将无法测试，而通用的 ATE要完成测试步骤中的配 置功能时，需要以人工或通过电脑专门编程修改配置数据生成测试系统可 执行的测试激励形式进行配置，且如果配置数据较多，这个转换过程将可能比较复杂，易用 性不强， 无法高效地用于FPGA器件的测试中，需要对FPGA测试设计专用的测试平台以满足其配置测试需求。 我们设计的系统实现了快速重复配置和测试的功能，配置数据可以直接引用EDA软件生成的位流文件而 不需要像ATE一样转换成繁杂的测试激励形 式，相较于ATE有一定的优势，对FPGA测试有一定的使用 价值。
; }# r  N  _  D4 U5 t3 p

游客，如果您要查看本帖隐藏内容请回复

relchhiclty

看看