FPGA 是如何产生LVDS输出的

thinkfunny

1. 使用OBUFDS原语例化差分输出缓冲器

" Z0 r1 o4 ], ~. ]; o; |

• module LVDSTest(
• clkin,clkoutp,
• clkoutn
•     );
• input clkin;
• output clkoutp;
• output clkoutn;
• OBUFDS Mytest (.O(clkoutp), .OB(clkoutn), .I(clkin));
• endmodule
  

OBUFDS Mytest (.O(clkoutp), .OB(clkoutn), .I(clkin));        //例化LVDS输出缓冲器
1 \& P5 y* u3 T- m
2 `, V+ X, v- O/ ?) G  C4 G) d* b/ x
注意O对应P端，OB对应N端。


2. 分配Pin脚，PlanAhead截图如下：
) f1 w6 }" ]0 v) k' k' x
* _4 W, P; v0 J5 U
  r" U4 O" I" O& x7 J" l
6 K% a# u- [$ t' y5 }* \
5 W2 S! V  l7 _; U( l$ V6 h7 C
注意：LVDS Pin正常应如图所示成对出现；
6 I- |* q+ I" I7 v  X( u9 d

) d! K. Z- E! g# g; Z1 ^          分配LVDS pin脚时，需先查V5用户手册，确认该pin可被分配为LVDS IO，且属于IO属性，不能只是I属性；
2 c  B: x: L  d6 }

          LVDS幅值在 I/O Std栏选择；
. ]0 ]7 C0 k6 j! g
6 m* D1 f7 q! T
! i* b& l9 `. T! ]- A- W6 i! ]          输入可以为3.3V 信号。
- h4 p3 x: l! H7 [
, C# H) q4 x* k6 N

. N6 g. q- ^& B' f- v. t

kinidrily

谢谢分享