求大神指点一下这些warning，非常感谢！

abcde1234

. S' g" e* k% n: [8 N0 J% q

求大神指点一下这些warning，非常感谢！

! L; p0 P  K8 B" ^4 D我前仿过了。后仿现在还没加sdf（理想条件下），出现x态。考虑是不是warning导致的内部逻辑不通。
现在把各种警告贴上来，求指点，困扰我好久了。
哪些警告是必须消除的。。。
2 S, O, B% |( B6 s) j) e第一种：20处左右：Warning:  Undriven register 'r_reg[MEMO][DATAOUT][16]' is connected to primary output 'r_out[MEMO][DATAOUT][16]'. (ELAB-832)
第二种：1处：Warning:  ./encode.vhd:103: DEFAULT branch of CASE statement cannot be reached. (ELAB-311)
1 U# b/ E0 F; f; \% C% ]% C1 e第三种：50处：Warning: In design 'rt1553', cell 'C22054' does not drive any nets. (LINT-1)
第四：800多处。。。Warning: In design 'rt1553', port 'r_out[BLOCK_CIR_ADDRESS][15]' is not connected to any nets. (LINT-28)
* l3 `+ w- l" Y( G9 ?3 i第五：70处： Warning: In design 'rt1553', output port 'memi[DATAIN][15]' is connected directly to output port 'r_out[MEMI][DATAIN][15]'. (LINT-31)
第六：3处：Warning: In design 'TOP1553', a pin on submodule 'memory' is connected to logic 1 or logic 0. (LINT-32)
   Pin 'read_b' is connected to logic 1.
第七：90处：   Warning: In design 'TOP1553', net 'memory/data5[0]' has multiple drivers (unknown wired-logic type). (LINT-38)
5 r$ i/ R. u! ]第八：1处:    Warning: Design 'TOP1553' contains 8 high-fanout nets. A fanout number of 1000 will be used for delay calculations involving these nets. (TIM-134)
第九：1处：  Warning: DesignWare synthetic library dw_foundation.sldb is added to the synthetic_library in the current command. (UISN-40)
第十：150处：  Warning: Unable to determine wired-logic type for multiple-driver net 'memory/data1[12]'. (TRANS-5)
+ u$ i+ r$ Y$ [' F8 j6 {$ `3 [Information: Assuming multiple-driver net 'memory/data1[12]' is a wired-AND. (TRANS-6)
. s" _. j( S# i5 v& C! s) AWarning: Unable to determine wired-logic type for multiple-driver net 'memory/data1[13]'. (TRANS-5)
& O! |2 j% g& ?- A第十一：5000多处：  Warning: Target library contains no replacement for register 'regs/r_sys_reg[MUX1M_10M]' (**FFGEN**). (TRANS-4)
1 R% x' F9 n" k9 w
3 k2 a. _# l9 d另外。。。因为有个dpram模块，我使用了shared variable，是不是会导致不可综合啊？
5 b' s1 P4 e/ ~# x( m& ?% ?0 J; W; delabrate之前的error：    不知道是不是有影响
! T# s' }! b3 K3 SError: Cannot create procedure named 'group_variable' - existing command。
: R2 ?1 Y* Q" h  w( s6 @% i& D

Colbie

信号一层一层的去找，看最后是哪个信号导致了x态。好像没有别的办法，并且跟你这些warning，也不一定有关系。

% _) F/ \& x7 \3 E不过你可以尝试这一招：
6 |0 H' j* W& P9 p. B6 Z6 w   在你的设计中，变量声明的时候，赋个初值。 不过你用的是VHDL，可以在声明变量时赋初值么？

abcde1234

Colbie 发表于 2019-8-13 17:57
信号一层一层的去找，看最后是哪个信号导致了x态。好像没有别的办法，并且跟你这些warning，也不一定有关 ...

不能给初值啊~
; }# M9 t9 e% e# q* B麻烦啊。门级网表我除了顶层，下面的都不认识啊。谢谢大神。

Allevi

. ~0 }/ v* n6 W% a- r, Z* T$ U'第六：3处：Warning: In design 'TOP1553', a pin on submodule 'memory' is connected to logic 1 or logic 0. (LINT-32)
   Pin 'read_b' is connected to logic 1. "
! V& `0 ^7 c5 H9 m这个告警，你可以看看。有可能是没有低脉冲出现过，所以对应的寄存器、memory就没有初值，就可能导致后续逻辑也跟着出现x态。

A-Lin

后仿出现x态，不一定跟这些告警有关的。
你还是得从仿真出现x态的地方出发，一个信号一个信号的往前查，只有找到源头了，才知道是什么原因。没有捷径的，还是老老实实查信号吧。

+ _' N0 F; c! u0 A; G2 _4 t如果查到不知道是什么功能的单元，就只能去看综合网表了，看看是你代码中的那个部分综合出来的。

然后 你可以使用一些综合编译指令，把你设计内部的一些信号名保持住，以方便定位。