基于VHDL的Petri网系统的FPGA实现

A-Lin

基于VHDL的Petri网系统的FPGA实现

1 引言
Petri网 是一种系统的、数学的和图形的描述和分析工具[1],随着超大规模集成电路FPGA和cpld的发 展,Petri网 的硬件实现成为可能,而基于Petri网的逻辑控制器的逻辑电路实现方法成为最近几年的研究 热点[2]。在目前的Petri网硬件实现的研究中,主要给出 了petri网C/E系统和P/T系统的几种实现方法, 但主要存在如下缺点:1)使用基本门电路和触发器用图形法自底向上实现了Petri网基本元件库所 与变 迁。这种设计方法的最大缺点是不易于任意修改逻辑电路设计。2)用VHDL语言实现了整体电路设计的 软件 化,但未形成模块化的Petri网元件。 VHDL语言由于其其强大的行为描述能力及与硬件行为无关的特性,被广泛的用于数字系统设计,实现了 硬件电路设计的软件化,成为实现Petri 网逻辑控制器的有力的工具。用VHDL语言进行数字电路设计的 很大的优势是其自顶向下的设计方法,可以充分的实现电路的层次化设计,从而很方便的修改顶层 的控制 器电路。本文分别用VHDL语言研究了几种Petri网系统的硬件实现,包括同步PN、时延PN,尤其是高级 网系统有色PN。在当前的研究中有色 Petri网的硬件实现是一个难点。

游客，如果您要查看本帖隐藏内容请回复

Taio

看看

雷北城

谢谢分享，学习了！