找回密码
 注册
关于网站域名变更的通知
查看: 270|回复: 2
打印 上一主题 下一主题

FPGA --- Verilog基础知识(跨时钟域的同步电路)(上)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-9 15:54 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
同步电路
0 G8 V2 p: A- [6 H* v7 p! {7 m: p% E7 n$ b+ P6 n$ v+ [( R0 ?

* F" n5 ?; F! C* O) M4 @8 G3 e跨时钟域传输信号主要引起的问题就是亚稳态。处理跨时钟域的数据有单bit和多bit之分,而打两拍的方式常见于处理单bit数据的跨时钟域问题。打两拍本质就是定义两级寄存器对数据进行延拍。流程如下图所示: ! s7 t) N, E! B* }5 B

* p- s& n6 i% z
$ Z9 Y, _% i# R0 T0 y7 `" w
" B3 k1 n& l+ I2 S. A5 d  Z

) _; y/ a! @) O# b5 l
游客,如果您要查看本帖隐藏内容请回复
9 a, s" }% {6 E2 C6 J

0 C; ^- _/ j$ _2 @
9 R  V) m0 z) A" |; a( ^- q
# @7 u; n& [+ m
5 S5 \" v- p, ~9 K: A# y8 `
$ E' i5 m: N; Y
6 z) ]3 f7 R8 A3 C. d  f) s( R- ?
# u. i) A5 O$ o
# G5 g/ l, b$ y% m% j
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 06:26 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表