找回密码
 注册
关于网站域名变更的通知
查看: 438|回复: 1
打印 上一主题 下一主题

FPGA --- Verilog基础知识(亚稳态)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-9 14:02 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
亚稳态
6 K" p2 j; I  p1 H
- \1 z* x. N0 \8 E/ f

4 R& n( X: x, K0 K1 P6 H* m, m锁存器出现亚稳态 7 D! N; q; R( ]8 }( `2 T1 @! {# b
(1)在其中一个输入端输入的脉冲太短。
, Q+ {* O: e. u! O  [0 O% U(2)两个端口输入同时有效,或两输入有效相差足够短。 % Z' H) Y* w6 w8 ?# \/ S- s
(3)在使能输入的边缘处,输入信号不稳定。, f) \1 l3 R3 X0 d% G  j
8 X  N$ U- \! ?/ L. u8 L

3 ]9 d4 l) C8 F! {3 z触发器出现亚稳态
& ]; ?1 z. K& K0 E: y4 d0 ~
游客,如果您要查看本帖隐藏内容请回复
. t0 \. w6 R% E" q! g, M+ Z

; `& w# D( _5 R# S8 Z# [
6 v: a; N, Y8 I
: G+ v6 I( n& L+ ]1 v% h

( C1 V  T% V4 r8 k1 ]( U
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-16 03:23 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表