（Xilinx）在FPGA中LVDS差分高速传输是怎样实现的（续）

mytomorrow · 发表于 2019-8-9 16:30

您需要登录才可以下载或查看，没有帐号？注册

x

LVDS差分的在FPGA中的应用

在高速传输的过程中，经常会受到干扰而误码，因此有时候时钟输入采用差分输入的办法来提高抗干扰的能力。下面已一个二分频为例子：

2 a( b* q) X) { ^

二分频Verilog代码如下：

`timescale 1ns / 1ps

游客，如果您要查看本帖隐藏内容请回复

yxlk · 发表于 2019-8-9 17:22

谢谢分享

爱洛斯 · 发表于 2019-9-19 11:05

少时诵诗书所所所所所所所所

星星点灯 · 发表于 2024-3-5 15:44

来学习学习啊

帐号		自动登录	找回密码
密码			注册

推荐内容 /1