Spartan6 FPGA DDR3自建写测试平台（续）

pulbieup

接下来就是写仿真的脚本文件了
7 k7 O7 s% a& Z8 W6 C  w7 L8 T
3 o, Z( N0 L$ u1 a9 n/ X$ O
主要就是去产生一个wr_trig信号
- {' b8 d" q- b, O# y代码如下
: d# a2 h& M6 A7 u. e

2 O& b- x; o1 ^4 @1 _$ b6 @

• initial begin
•     wr_trig = 0;
•     @(posedge c3_calib_done)
•     #10_0000;//10ns
•     wr_trig = 1;
•     #25600;
•     wr_trig = 0;
• end
  & ~! w; q! N% _4 G& J

3 t; O1 g5 o, ^
7 R# y5 T4 a& v0 \" m+ E$ w因为ddr3的操作要在calib_done完成后（calib_done是指MCB初始化完成的信号）才能读写ddr3.所以top文件也需要将c3_calib_done引出，在tb文件中例化进来。


0 `& F9 i! D1 h

游客，如果您要查看本帖隐藏内容请回复

& ^% `4 e$ S6 ?: f# m( N
/ B( h7 x' n0 K

kinidrily

看一下