Spartan6 FPGA DDR3自建写测试平台（上）

pulbieup

先简单总结一下前面建立FPGA DDR3 IP Core，以及简单简述一下DDR3 IP Core的信号。
( o4 b2 j. K8 l- ^
) {" m! e+ X4 K3 |  r" ]
+ w" m7 E; d2 [0 ^# L4 j1.DDR3 IP core建立的时候，如果网上没有搭建这个IP核的资料，我们要怎么搭建呢?

游客，如果您要查看本帖隐藏内容请回复

) \0 [7 Y3 f; l
. K% u& |# E+ o0 A% F8 u$ |

kinidrily

看看