找回密码
 注册
关于网站域名变更的通知
查看: 414|回复: 1
打印 上一主题 下一主题

看看ISE中FPGA的实现流程

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-7 15:56 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

一.ISE实现的步骤

         在综合之后,我们开始启动FPGA在ISE中的实现过程,整个过程包括以下几个步骤:
7 b5 T) k) A0 d0 |6 \, ^                1.Translate                              - 将输入的网表文件和约束文件整合后输出到一个Xilinx私有的通用数据库 文件5 n. F1 i$ w% B6 L" w% o
                                                               (Native Generic Database,NGD)中。          ; _, u4 D  f3 I( H& n$ H
                2.MAP                                    - 将设计映射到目标器件的资源上,可以选择在此阶段完成资源的布局。4 r1 a2 n0 S: h
                3.Place and Route                   - 按照时序约束的要求,完成设计的布局布线。
/ P0 _4 x" w; z; i6 a2 a                4.Generate Programming File   - 生成一个可下载到FPGA器件的bit流文件。. B% P6 S# B, U) ~
        本文将会详细的介绍如何完成一个设计的实现过程以及实现过程的这四个步骤。
4 y# ~5 ?9 R- Q) u7 w( g8 R3 I: j( n! n  z
二.启动实现过程的方法

        1.在design窗口的第一行,找到view选项,选中Implementation模式,表示design窗口中显示的是Implementation过程的界) g: g  v7 X& g  ~* [5 V
           面。新建工程中默认选择Implementation模式。
# x' v/ E; U6 o- J  l        2.在design窗口上半部分的hierarchy子窗口中,点击顶层文件。
5 Y  j- O' ]# R; p0 ]) R( A        3.在design窗口下半部分的processes子窗口中,可以双击Implement Design启动完整实现过程,也可以右键选中run启动
% H) j+ b8 y9 \6 P# f           完整实现过程。同时,可以展开Implement Design,单独执行Translate、MAP、Place and Route等过程。Implement
+ F; _" e+ C8 M/ b+ k           结束以后,可以双击Generate Programming File生成bit流文件。Generate Programming File过程也可以通过邮件选中
9 G3 `. t5 C. N5 f           run来启动。
$ ^* x, G. C( a3 M# o& g0 G* o
  R& o- X' q2 X) |! E- A三.Translate

       Translate过程将输入的所有网表文件和约束文件进行整合,输出到一个NGD(Native Generic Database)文件中。NGD文件是Xilinx自定义的一种通用数据库文件,在文件中设计被映射成各种NGD定义的基元,例如与门、或门、LUTs、flip-flops和RAM等。NGD文件中同时包含着原始网表文件中描述的设计层次,以及原始约束文件中包含的约束信息。NGD可被映射到目标系列的器件中。
8 t1 s4 f; Z2 G3 ]      主要输入文件类型:ngc(XST综合时的网表文件)、edf (synplify综合时的输入网表文件)、ucf(约束文件)
0 d6 I! m& D5 D' W+ P# J      主要输出文件类型:NGD(Xilinx私有通用数据库文件)、BLD(Translate过程的报文)
6 C4 `: \6 t) w5 s2 H) }四.MAP

      MAP过程用于将设计映射到一个具体的目标FPGA中,输入文件NGD中描述的逻辑被MAP(映射)成具体的FPGA基元,如IOBs、Slices和RAMs。MAP过程会进行多余逻辑剔除、组合逻辑合并之类的动作,具体实现过程受到各种约束的影响。MAP过程输出一个叫做NCD(Native Circuit Description)的文件,用来表示设计与FPGA基元之间的具体映射关系。对于除了Spartan@-3和Virtex-4之外的的FPGA,MAP过程同时会完成FPGA基元的布局(Place)。
* ~" ]* q$ G  M/ O5 A3 O2 X      主要输入文件类型:NGD5 L$ v0 u0 F( Z* y- T
      主要输出文件类型:NCD(Xilinx私有电路描述文件,描述了逻辑与FPGA基元的具体映射关系,对于除Spartan3和Virtex4
' ^8 F5 X  j! B4 G( `/ v6 g                                   之外的FPGA,NCD还包含基元的布局信息)、PCF(物理约束文件,用于约束各个FPGA基元之间的) E# v9 w3 ?! I' m7 a
                                   位置关系等)、MRP(map过程的报告)- I3 ]! z3 M1 j, g2 U( `

五.PAR(Place and Route)

      PAR过程用于将输入文件NCD中的FPGA基元放置在具体的位置,并且完整各个基元之间的连线。对于除Spartan@-3和Virtex-4之外的的FPGA,Place过程已在MAP阶段完成,PAR只需完成Route(布线)即可。PAR在Route时,根据时序约束,不断的尝试如何让所有的布线都满足时序要求,直到所有布线真的都满足时序为止。PAR的结果输出到一个NCD(Native Circuit Description)文件中,PAR输出的NCD和与MAP输出的NCD全名不相同,内容也不相同。! C. ], s5 }! I6 y5 g! O
       主要输入文件类型:NCD、PCF! I3 h! u% ^" W0 |6 `
       主要输出文件类型:NCDXilinx私有电路描述文件,描述了逻辑在FPGA内部的具体实现)、PAR(PAR过程的报告文件)
% V1 z# w* ?8 G- ~+ S. `1 v5 `

六.Generate Programming File

      Generate Programming File过程用于生成FPGA的的配置文件,配置文件(如bit文件)中包含了PAR后NCD文件中所有的布局布线信息,可用于FPGA的配置。将配置文件加载到FPGA以后,FPGA才能实现被设计的功能。4 e  h( a: U5 z* V8 y  `$ N; h6 V
       主要输如文件类型:NCD(PAR产生)
+ {+ b3 `& \6 ]7 V. D& i       主要输出文件类型:bit(包含一些头信息和配置信息,可用于电缆线加载)、bin(只包含配置信息,存储在memory中的
部分,如存在SPI FLASH中的                                     配置信息)。' }% Q- A  t: D7 J1 z6 f
                  

% Z6 }" }* `9 S. J" h/ i7 Z
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 13:01 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表