找回密码
 注册
关于网站域名变更的通知
查看: 158|回复: 1
打印 上一主题 下一主题

如何对FPGA进行验证

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-6 16:26 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 mytomorrow 于 2019-8-6 16:33 编辑 % o/ q- m) T7 v; Z& J) D% s; x  l
, C, s: g0 B' F' ]+ W. x6 i

验证的重要性


* M) x: h; }, y! q) ?

  验证,顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程,在FPGA/IC开发流程中,验证主要包括功能验证和时序验证两个部分。为了了解验证的重要性,我们先来回顾一下FPGA开发的整个流程。FPGA开发流程和IC的开发流程相似,主要分为以下几个部分:

2 F- Q8 O: q4 I( P/ f1 q2 L" e

  1)设计输入,利用HDL输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来;

4 s" [/ n0 ?4 Z' r5 s# \

  2)功能验证,也就是前仿真,利用Modelsim、VCS等仿真工具对设计进行仿真,检验设计的功能是否正确;常用的仿真工具有Model Tech公司的ModelSim,Synopsys公司的VCS,cadence公司的NC-Verilog和NC-VHDL,Aldec公司的Active HDL VHDL/Verilog HDL等。仿真过程能及时发现设计中的错误,加快了设计进度,提高了设计的可靠性。

! `" W, s4 @3 S

游客,如果您要查看本帖隐藏内容请回复


3 m( A0 S. z5 l+ Z" s% m


% Y/ \9 r0 P3 [. k& V" l
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-12 13:01 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表