找回密码
 注册
关于网站域名变更的通知
查看: 349|回复: 3
打印 上一主题 下一主题

应该选择多少M晶振作为FPGA的时钟呢?

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-6 11:24 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

. R, Y# {% Z  o3 T; M# R5 F6 T: o# K2 K

/ C/ ~* ?2 G1 W% z# f" j如果要检测一个1Hz~10MHz的频率,进度要求0.01%,应该选择多少M晶振作为FPGA的时钟呢?有什么计算关系呢?请教大神,非常感谢!

该用户从未签到

2#
发表于 2019-8-6 19:08 | 只看该作者
我也在做频率计,你用的什么方法侧频率?晶振我板载50M倍频作为测量频率,外接10M恒温晶振作为基准闸门时间,本来闸门时间也是板载晶振,但是时间长了会漂移。

该用户从未签到

3#
发表于 2019-8-6 19:09 | 只看该作者

, x1 O9 c+ P0 u0 a测量方法很多。。。测量精度与测量基准频率的高低、基准频率的精度、测量的闸门时间有关。。。基准频率一般使用的是外接高稳频率源,在使用芯片内的锁相环倍频。。。

该用户从未签到

4#
发表于 2019-10-25 16:21 | 只看该作者
台湾泰艺晶振,可以为您提供服务,15920692237李生
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 17:55 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表