Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK？？？

qUzalq

Virtex-4/5/6 - 如何在配置后使用STARTUP原语驱动CCLK？？？
' x; d& {% L, @- K/ E

yxlk

为了在配置后驱动CCLK，将信号连接到STARTUP原语的USRCCLKO输入端口，并驱动USRCCLKO为高电平（以驱动CCLK为高电平）或为低电平（以驱动CCLK为低电平）。这将允许结构控制引脚的三态和输出信号。  CCLK输出在启动结束（EOS）之后才有效，在设计运行后通常是几个CCLK周期。该设计将在启动序列中由GTS和GWE信号启用，这些信号通常发生在启动序列的状态5和6上。 EOS信号将在状态8上使能，因此可能存在一些CCLK周期，其中设计功能正常，CCLK不受设计驱动。

felton

yxlk 发表于 2019-8-5 15:54
为了在配置后驱动CCLK，将信号连接到STARTUP原语的USRCCLKO输入端口，并驱动USRCCLKO为高电平（以驱动CCLK ...