FPGA动态局部可重构中基于TBUF总线宏设计

A-Lin

FPGA动态局部可重构中基于TBUF总线宏设计

引 言
FPGA动态局部可重构技术是指允许可重构的器件或系统的一部分进行重新配置， 配置过程中其余部分的工作不受影响。动态局部可重构缩短了重构的时间，减少了系 统重构的开销，提高了系统的运行效率。局部动态可重构技术中通常将系统划分为固 定模块和可重构模块。可重构模块与其他模块之间的通信(包括可重构模块和固定模块 之间、可重构模块和可重构模块之间)都是由总线宏实现的。 动态可重构技术在FPGA中的实现是Xilinx公司首先提出的，并且提供了相应的开 发工具和开发流程。他们从Virtex系列器件开始支持动态可重构技术，同时他们提供 了现成的总线宏文件给动态可重构系统开发者使用，但是它们提供的总线宏设计与软 件版本的兼容性很差。Xilinx提供的总线宏可能因为软件版本的问题会无法正常使 用，所以用户需要借助正在使用的版本软件设计总线宏，以实现FPGA动态局部可重构 设计。 在研究总线宏的结构基础上，采用FPGA Editor可视化的方法设计基于TBUF的总线 宏，并通过FP-GA动态可重构实验验证了该方法的正确性。

游客，如果您要查看本帖隐藏内容请回复

artic

刚好有用，看看

王也

0.0
# t+ b  G1 ^( g& I) f+ A

/ [* |! V1 H% H( x! J! w