如何采用FPGA协处理器实现算法加速

Colbie

如何采用FPGA协处理器实现算法加速

6 l+ q# v5 P5 Y/ H& ]: u当今的设计工程师受到面积、功率和成本的约束，不能采用GHz级的计算机实现嵌入式设计。在嵌入式 系统中，通常是由相对数量较少的算法决定最大的运算需求。使用设计自动化 工具可以将这些算法快 速转换到硬件协处理器中。 然后，协处理器可以有效地连接到处理器，产生“GHz”级的性能。 本文主要研究了代码加速和代码转换到硬件协处理器的方法。我们还分析了通过一个涉及到基于辅助处 理器单元(APU)的实际图像显示案例的基准数 据均衡决策的过程。该设计使用了在一个平台FPGA中实 现的一个嵌入式powerPC。 　　协处理器的意义 　　协处理器的意义 协处理器是一个处理单元，该处理单元与一个主处理单元一起使用来承担通常由主处理单元执行的运 算。通常，协处理器功能在硬件中实现以替代几种软 件指令。通过减少多种代码指令为单一指令，以 及在硬件中直接实现指令的方式，从而实现代码加速。 最常用的协处理器是浮点单元(FPU)，这是与CPU紧密结合的唯一普通协处理器。没有通用的协处理器 库，即使是存在这样的库，将依然难以简单 地将协处理器与一个CPU(例如Pentium 4)连接。Xilinx Virtex-4 FX FPGA拥有一个或两个PowerPC，每个都有一个APU接口。通过在 FPGA中嵌入一个处理器，现在就有机会 在单芯片上实现完整的处理系统。 带APU接口的PowerPC使得在FPGA中得以实现一个紧密结合的协处理器。因为频率的需求以及管脚数 量的限制，采用外部协处理器不大可 行。因此可以创建一个直接连接到PowerPC的专用应用协处理 器，大大地提高了软件速度。因为FPGA是可编程的，你可以快速地开发和测试连接到CPU 的协处理器 解决方案。
) R7 \# O- b/ p7 N+ e
; f. g  e( r* d

游客，如果您要查看本帖隐藏内容请回复

wu68aq

看看如何采用FPGA协处理器实现算法加速

雷北城

如何采用FPGA协处理器实现算法加速