找回密码
 注册
关于网站域名变更的通知
查看: 312|回复: 4
打印 上一主题 下一主题

FPGA设计管脚分配注意点

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:05
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-8-3 16:35 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGA设计管脚分配注意点
    # \  X# I: d. O$ e
    , U, ^' w! ^' B/ t
    在芯片的研发环节,FPGA 验证是其中的重要的组成部分,如何有效的利用 FPGA 的资源, 管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约 束让对应的工具自动分配,但是从研发的时间段上来考虑这种方法往往是不可取的,RTL 验证与验证板设计必须是同步进行的,在验证代码出来时验证的单板也必须设计完毕,也就 是管脚的分配也必须在设计代码出来之前完成。所以,管脚的分配更多的将是依赖人,而非 工具,这个时候就更需要考虑各方面的因素。 . `' x# E! W, |7 J6 z% {2 P
    游客,如果您要查看本帖隐藏内容请回复

    该用户从未签到

    2#
    发表于 2019-8-3 19:53 | 只看该作者

    该用户从未签到

    4#
    发表于 2019-8-4 17:01 | 只看该作者
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-15 06:30 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表