|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
使用Quartus设计FPGA，简单包括以下流程：7 b8 r0 a- P9 {
# _ @$ |0 Y) c! Y
- 新建工程，写代码
- 编译工程，找错误
- 分配引脚，重编译
- 下载配置，到硬件5 Z; K% m+ a. a
" u1 Q" k+ A2 b$ x+ i% g/ j& U# z6 @) K% O, p- C% M0 w
6 w& a6 q! o3 N0 {
为保证设计的正确性，在编译后，一般还需要做仿真验证，然后下载至硬件，有两种仿真方式： 9 ~' ^; P: h4 ~9 x2 F* m, s
- 功能仿真
: d, |: l- B& h* ]0 Y- 时序仿真
: G: o! h( s' A, Z6 _+ @' C3 } K6 W, ~5 |! W' _, V h
, n' N. y9 I( [
新建工程，写代码. Z- F. r4 j$ B7 S* b; r
% I3 V5 v" c( p! e
" i) y- m0 l9 V0 G y-创建工程文件夹 % j) g% ^; @" U% q+ Y: g
# Y" [ G8 i; j( [, z& s, }- M% _+ A4 M6 U) U8 k' h6 m
( g. y* j U/ y5 k ?: P
' j% D! ~1 N' ]. c9 ^ |
|
/1 
发表于 2019-7-30 16:05
收藏
淘帖
支持！
反对！