找回密码
 注册
关于网站域名变更的通知
查看: 625|回复: 3
打印 上一主题 下一主题

FPGA --- Verilog基础知识(数值表示总结,signed,原码,反码,补码)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-30 15:41 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
定点数: G4 h- E  z; j+ I$ `7 y3 K
  G' B5 E# J  F4 H2 ~
原码表示
- b2 u4 R( F1 d5 M- H; ^
. [6 @7 w" i/ j6 G4 Z- p" ], _
3 e! e8 z1 ^# ^$ L! ~7 I: `
MSB是符号位,0表示正数,1表示负数。
6 N: X( f5 [% K. v* k3 c( O0 M4 A' e, h8 }8 Q$ @  v
3 `8 s* x( X! J3 v
) U6 q6 L! k2 A

0 o2 d6 b, c4 n% O+ ^1 F

" Z: S  T" d; P$ b1 v比如,二进制
5 U! Q6 O  K+ [  R. n
7 \/ _( b* ^$ T# J  X. m
# x" z& s5 J" [# h& x+ ?
游客,如果您要查看本帖隐藏内容请回复
9 r) y& q* q" o$ ~7 I
1 {7 m. w& Q& _9 ^% V5 @+ ~

该用户从未签到

3#
发表于 2022-6-13 15:30 | 只看该作者
FPGA --- Verilog基础知识(数值表示总结,signed,原码,反码,补码

该用户从未签到

4#
发表于 2022-6-15 13:32 | 只看该作者
呵呵呵,加强一下基础知识、理论6 u* N6 Z! _% ?8 j! V
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 14:37 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表