基于FPGA的JPEG解码器设计与实现

A-Lin

基于FPGA的JPEG解码器设计与实现

9 F" Q- g$ v1 x5 E+ [
7 U- @& |' t1 v+ R! a5 d% Q为满足SoC中JPEG静止图像实时解压缩要求，在完成JPEG解码器C语言建模的基础上，采用自顶向下的设计方法，完成了JPEG Baseline 解码器设计，并在FPGA开发板上验证了设计结果，该设计与ACTEL 4121等公司的IP核相比具有相近的解压缩速度，能满足实时解码要求。
" v$ V" g$ f$ v8 U

游客，如果您要查看本帖隐藏内容请回复

wu68aq

研究研究