找回密码
 注册
关于网站域名变更的通知
查看: 231|回复: 1
打印 上一主题 下一主题

用FPGA实现非标码速向标准码速的调整

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-29 14:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA实现非标码速向标准码速的调整

& D4 [/ E: }; `  b: z9 d' u) h$ _1 N/ ~+ Q) H

1 O8 |* D+ d3 w1 t( t3 X本文主要讨论了如何利用FPGA可编程芯片实现计算机输出的异步非标码速(如9.6k、19.2k、57.6k、115.2k、460.8k等)到其邻近的标准码速(如64k、128k、256k、512k)的调整,实现该数据与通用传输系统的适配,以便能进行远程监控。6 N7 p+ x( d+ l6 N1 O4 [: d& U9 c
游客,如果您要查看本帖隐藏内容请回复
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-20 17:58 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表