找回密码
 注册
关于网站域名变更的通知
查看: 212|回复: 2
打印 上一主题 下一主题

FPGA --- Verilog基础知识——异步FIFO(上)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-26 16:23 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
一、FIFO简介
  @8 H1 X- h$ P8 H* G4 U; S) `$ K' F- ~8 B8 D% Q- j3 D8 q

$ Y: U3 T& G; H/ p3 ~  FIFO是英文First In First Out 的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常简单,但缺点就是只能顺序写入数据,顺序的读出数据,其数据地址由内部读写指针自动加1完成,不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。% [2 Z5 t  l/ Q8 t: g. I

6 d2 I, |% G+ {' V1 P0 {& {3 S

/ ]- o# O. ~, G$ m1 X9 h- x# p用途1:! s) ?9 O# B# P! u7 ^) f
' b+ {+ X* |8 {2 L6 N  c4 g! o/ l. N

$ d2 V7 O- D! l# L* J( p
游客,如果您要查看本帖隐藏内容请回复
; _% `& R8 J' N, {# w+ J9 i* }
5 H  C1 w6 I5 W$ \4 k

& h: E$ O7 F$ T- |

该用户从未签到

2#
发表于 2019-7-27 10:19 | 只看该作者
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-21 04:50 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表