|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
目前主流的FPGA仍是基于查找表技术的,已经远远超出了先前版本的基本性能,并且整合了常用功能(如RAM、时钟管理 和DSP)的硬核(ASIC型)模块。如图1-1所示(注:图1-1只是一个示意图,实际上每一个系列的FPGA都有其相应的内部结构),FPGA芯片主 要由6部分完成,分别为:可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件 模块。# [% ?3 {* }( u" r" J4 S# k
# z) M4 J4 F! p$ S s0 e; a- G; M
/ ~3 w5 O. f( [/ B% }
6 W7 E# F% b$ Z& y3 S& K
9 z$ U. T" u3 L' k8 P
每个模块的功能如下: 5 h2 |) Z# U: `. n$ \9 ^
; b2 L9 z6 R! G, C! |$ N
0 r$ p3 N+ w% C, C* C8 p/ x1 m% t |6 U+ h, `0 y k J
7 x7 _! u, y! B4 D' a, J1. 可编程输入输出单元(IOB)
% j& S! H2 h- {1 j9 \2 o! [ 可编程输入/输出单元简称I/O单元,是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配要求,其示意结构如图1-2所示。 FPGA内的I/O按组分类,每组都能够独立地支持不同的I/O标准。通过软件的灵活配置,可适配不同的电气标准与I/O物理特性,可以调整驱动电流的大 小,可以改变上、下拉电阻。目前,I/O口的频率也越来越高,一些高端的FPGA通过DDR寄存器技术可以支持高达2Gbps的数据速率。7 x) v3 m6 l8 U- L
& B- v3 F& N8 b, _- q0 M9 R# r6 p- W* I
2 b5 j* j9 N' ], B2 {% j* Z a& e
' h1 X8 W" g6 E+ n& `7 R0 s8 L
|
|