20×18位符号定点乘法器的FPGA实现

A-Lin · 发表于 2019-7-26 13:18

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

20×18位符号定点乘法器的FPGA实现
( { I t m+ }

摘要：在数字信号处理中经常需要进行乘法运算，乘法器的设计对整个器件的性能有很大的影响，在此介绍20×18比特定点阵列乘法器的设计。采用基4-Booth算法和4-2 压缩的方案，并采用先进的集成电路工艺，使用SMIC O．18 μm标准单元库，提高了乘法器的速度，节省了器件。利用Xilinx FPGA(xc2vp70-6ffl517)对乘法器进行了综合仿真，完成一次乘法运算的时间为15．922 ns，在减少乘法器器件的同时，提高了乘法器的速度，降低了器件的功耗。

游客，如果您要查看本帖隐藏内容请回复

freebigfish · 发表于 2019-7-26 13:30

要查看本帖隐藏内容

会哭的骨头 · 发表于 2019-7-26 19:13

雷北城 · 发表于 2022-4-20 15:27

20×18位符号定点乘法器的FPGA实现

帐号		自动登录	找回密码
密码			注册

20×18位符号定点乘法器的FPGA实现

EDA365欢迎您登录！

推荐内容 /1