219| 2
|
请教大神,是否可以用Verilog实现硬件逻辑,提供寄存器接口由soc 用C语言访问,如... |
| ||
| ||
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-8-20 17:37 , Processed in 0.109375 second(s), 24 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050