该用户从未签到
您需要 登录 才可以下载或查看,没有帐号?注册
在芯片的研发环节,FPGA验证是其中的重要的组成部分,如何有效的利用FPGA的资源,
管脚分配也是必须考虑的一个重要问题。一般较好的方法是在综合过程中通过时序的一些约
束让对应的工具自动分配,但是从研发的时间段上来考虑这种方法往往是不可取的,RTL
验证与验证板设计必须是同步进行的,在验证代码出来时验证的单板也必须设计完毕,也就
是管脚的分配也必须在设计代码出来之前完成。所以,管脚的分配更多的将是依赖人,而非
工具,这个时候就更需要考虑各方面的因素。
综合起来主要考虑以下的几个方面:
( z" y1 U& r8 [. F8 L5 v
" H, s6 F6 z. d( B# P8 m$ A* {6 G
下载资料威望不够?点击查看获取威望的N种方法>>
举报
签到天数: 37 天
[LV.5]常住居民I
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-8-18 09:20 , Processed in 0.109375 second(s), 23 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050