找回密码
 注册
关于网站域名变更的通知
查看: 896|回复: 18
打印 上一主题 下一主题

FPGA常见的几种复位方法

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-7-25 16:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

FPGA 设计中,复位起到的是同步信号的作用,能够将所有的存储元件设置成已知状态。在数字电路设计中,设计人员一般把全局复位作为一个外部引脚来实现,在加电的时候初始化设计。全局复位引脚与任何其它输入引脚类似,对 FPGA 来说往往是异步的。设计人员可以使用这个信号在 FPGA 内部对自己的设计进行异步或者同步复位。

不过在一些提示和技巧的帮助下,设计人员可以找到更加合适的复位结构。理想的复位结构可以改善 FPGA 中器件的利用率、时序和功耗水平。

了解触发器复位行为

游客,如果您要查看本帖隐藏内容请回复


  W; o( N6 k+ e# \: f# f' U

) Z/ l! l/ m) A4 i) B
  • TA的每日心情
    开心
    2020-4-3 15:08
  • 签到天数: 1 天

    [LV.1]初来乍到

    推荐
    发表于 2020-4-26 08:48 | 只看该作者
    看看FPGA常见的几种复位方法

    该用户从未签到

    推荐
    发表于 2020-4-19 02:50 | 只看该作者
    看看FPGA常见的几种复位方法

    该用户从未签到

    推荐
    发表于 2019-7-25 16:45 | 只看该作者
    看看FPGA常见的几种复位方法

    该用户从未签到

    3#
    发表于 2019-10-28 19:12 | 只看该作者
    谢谢分享谢谢分享

    该用户从未签到

    5#
    发表于 2019-10-29 12:42 | 只看该作者
    请收下我的膝盖
    4 Z6 v5 ?+ C1 W; B3 N+ O
  • TA的每日心情
    开心
    2020-7-10 15:49
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
    发表于 2019-10-29 13:11 | 只看该作者
    前来看看学习一下。

    该用户从未签到

    7#
    发表于 2020-4-18 16:36 | 只看该作者

    该用户从未签到

    9#
    发表于 2020-4-19 16:42 | 只看该作者
    学习了,谢谢分享

    该用户从未签到

    12#
    发表于 2020-4-21 16:51 | 只看该作者
    谢谢分享

    “来自电巢APP”

  • TA的每日心情
    开心
    2020-7-23 15:12
  • 签到天数: 9 天

    [LV.3]偶尔看看II

    13#
    发表于 2020-4-24 15:09 | 只看该作者

    该用户从未签到

    14#
    发表于 2020-4-24 23:05 | 只看该作者
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-21 04:48 , Processed in 0.156250 second(s), 28 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表