Xilinx FPGA器件中的时钟资源说明及使用（下）

mytomorrow

常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、B

UFGCE、BUFGMUX、BUFGDLL和DCM等，如图1所示。

! ]: G1 R* O. w) K% e( k" \1. IBUFG即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从
0 R1 K" i( y" v* d/ _
全局时钟管脚输入的信号必须经过IBUFG单元，否则在布局布线时会报错。IBUFG支持AG

P、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和SSTL
1 {( Q2 |' w% A7 K  f) \9 w$ u
4 o- f5 `# ?, {: `* m- W等多种格式的IO标准。
$ e2 `+ Y& v5 u+ i
6 i) \+ K0 d; R- N

游客，如果您要查看本帖隐藏内容请回复

4 j. Q5 i4 O5 Y3 F
9 j9 c. j/ j: L$ y+ I8 y2 Y

wu68aq

路过