FPGA的IRIG-B(DC)码产生电路设计

A-Lin

FPGA的IRIG-B(DC)码产生电路设计

4 |# N( h' x. u" D9 n6 Y. z
2 v( V! W/ z5 r
8 s/ y% n/ C: i2 d$ M) Z摘要：提出了一种IRIG-B(DC)码产生电路的设计方法。采用ALTEra公司低功耗Cyclone FPGA系列中的EPLC6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察，使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明，该设计可以产生标准的IRIG-B(DC)码时间脉冲序列。

游客，如果您要查看本帖隐藏内容请回复

Demyar

看看

雷北城

FPGA的IRIG-B(DC)码产生电路设计