基于FPGA的PCI硬件加解密卡设计

Taio · 发表于 2019-7-25 09:54

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

基于FPGA的PCI硬件加解密卡设计# W6 Z/ k0 L# U5 Z/ x: M7 D- F( j, V8 J

摘要：提出一种基于FPGA的PCI硬件加解密卡的设计方案，用硬件加解密取代了传统的软件加解密，将加解密模块和PCI接口模块集成在一个FPGA芯片内实现。分析了PCI加解密卡的软硬件的结构和原理，详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接。系统硬件以FPGA为核心，使用QUARTusII7．2软件和VHDL语言设计，软件由driverStudio2．7和VisualC++6-．0设计。采用192位密钥的DESX分组对称加解密算法来取代64位DES算法，密文和密钥在专用硬件中存储，计算机内只有明文，有效防止黑客攻击，保护数据安全。设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法，使加密一组数据的时间由16个周期缩短为1个周期。

游客，如果您要查看本帖隐藏内容请回复

fanichicl · 发表于 2019-7-25 16:52

楼主辛苦了

雷北城 · 发表于 2022-5-24 15:57

基于FPGA的PCI硬件加解密卡设计

sweakend · 发表于 2022-6-14 18:15

基于FPGA的PCI硬件加解密卡设计

帐号		自动登录	找回密码
密码			注册

基于FPGA的PCI硬件加解密卡设计

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1